定制化IC先锋美国SiFive企业在上海举办技术研讨会
SiFive 2018 上海技术研讨会圆满召开
5月17日，由RISC-V和开源硬件的领导者SiFive企业主办，灿芯半导体和《中国集成电路》杂志社联合承办的SiFive 2018上海技术研讨会成功召开。来自SiFive、Western Digital、MicroSemi、灿芯半导体及中科院计算所在内的专家学者、行业精英齐聚一堂，共同对RISC-V技术发展趋势、生态系统、应用及原型芯片的快速定制进行了深入地探讨。
在行业初期，微处理器大部分都是复杂指令集（CISC），但处理器速度实在不尽如人意，为提高处理器速度，精简指令集（RISC）应运而生。而在今天，随着IoT技术的迅速发展，各领域对微处理器的需求进一步扩大，RISC-V已成为构建包括云计算、并行计算、MCU、DSP处理器在内的各类微处理器的关键技术。
作为由开源RISC-V指令集架构发明者创建的企业，SiFive推出了经过硅芯片验证RISC-V Core IP，并已成为RISC-V内核的实际领导者，其内核也已在Western Digital，Microsemi等企业的产品得到了应用。
作为本次大会的协办方之一，灿芯半导体CEO徐滔做了开场致辞并主持了本次大会，他在会议开幕时表示：“RISC-V技术在全世界蓬勃发展，相信中国将成为RISC-V生态繁荣的最大受益者。”
灿芯半导体CEO徐滔
Sifive首席架构师Krste Asanovic博士在其主题演讲中向与会嘉宾详细地先容了RISC-V的发展历程和全球的生态环境，先容称：“ISA是计算机系统中最重要的交互接口，RISC-V作为开源指令集，以其操作简便、没有历史包袱、模块性强、稳定性强等优势迅速被业界认可。Benchmark证明，RISC-V在性能功耗比上具有优势。”
Sifive首席架构师Krste Asanovic博士
作为SiFive的重要合作伙伴之一，Western Digital首席技术官Martin Fink则从RISC-V技术在大数据时代的具体应用角度向大家展现了RISC-V的强大功能，他表示：“当大数据和快数据更加紧密地结合，通用计算架构疲态渐现，多样化的工作负载需要多样化的技术和架构支撑，此时RISC-V满足大数据和快数据应用的需求，因此Western Digital将以每年10亿到20亿颗核的潜能来推动RISC-V，逐步完成全线产品向RISC-V定制架构的转变。”
Western Digital首席技术官Martin Fink
在SiFive初创时期，企业便想通过“调研——评估——购买”的模式，让工程师获得Coreplex IP访问许可变得易如反掌。Sifive企业CEO Naveed Sherwani博士表示：“SiFive是由RISC-V发明者创立，并由行业资深人士组成的团队领导，提供基于RISC-V指令集架构的可迅速上市的处理器内核IP的领先供应，大家不仅是RISC-V领域的先锋，也是半导体行业上云的先驱。无论是出于CPU独立自主及可控的考虑，还是为了实现大幅提高设计效率的目标，中国一定会在RISC-V的未来占一席之地。目前，国内已有超过260家机构在评估RISC-V架构。”
Sifive CEO Naveed Sherwani博士
同样作为企业的重要合作伙伴之一，MicroSemi系统架构和嵌入式方案负责人Venki Narayanan在“用于低功耗计算和边缘神经网络的可编程逻辑”的主题演讲中指出：“万物互联被称为下一次工业革命，巨大的变化则意味着巨大的FPGA市场机会。Microsemi的PolarFire FPGA，非常适合于低功耗、低成本的应用，与RISC-V架构相结合可被应用于嵌入式和边缘计算，实现实时快速目标检测”。
MicroSemi系统架构和嵌入式方案负责人Venki Narayanan
中科院计算所先进计算机系统研究中心主任包云岗博士在会议中提到云计算平台往往以低效率手段来保障用户体验，传统冯诺依曼结构中，内存、I/O等硬件在共享环境下处于无序共享状态，不能有效地区分与隔离应用，这对云计算等新兴产业带来了难题——提高资源利用率与保障用户体验不可兼得。他提出了在经典冯诺依曼结构基于地址访问数据的基础上，增加一套标签机制，也就是标签化冯诺依曼体系结构LvNA（Labeled von Neumann Architecture），提高体系结构的控制能力，降低计算机系统内的竞争干扰，通过App定义体系结构来设计与实现,标签化RISC-V芯片。
中科院计算所先进计算机系统研究中心主任包云岗博士
在2016年底开始，SiFive推出了基于RISC-V的Freedom SoC平台，极大地降低了研发定制原型芯片的门槛，并重新诠释了芯片定制化产业。Sifive企业产品和业务拓展副总裁Jack Kang在“基于RISC-V的芯片定制化革命”的演讲中则表示：“RISC-V共享App生态系统，同时支撑在此基础上进行硬件的差异化创新，从而显著地加速设计周期。近期的一个实例是，在同一个模板的基础上，一天之内成功Tape-out了四款芯片，这样的效率令人惊叹。”
Sifive产品和业务拓展副总裁Jack Kang
Sifive的营运副总裁Shafy Eltoukhy 先容了其DesignShare 项目，Sifive致力于为产品原型设计降低85%的成本，包括通过和众多第三方IP伙伴合作提供在原型设计期间免费的IP，共享光罩版（Mask）和MPW费用以及通过前期定义好的平台和自动IP模块的拼接来降低ASIC的物理层成本低于25%。目前DesignShare生态系统里面已经可以免费提供的IP有：RISC-V处理器，Controllers: USB 3.1, NVMe, 10G Ethernet, PCIe, DDR3,4，High Speed SERDES PHY’s: PCIe3,4，Embedded FPGA，NVM, OTP ，Functional safety IP等。
Sifive运营副总裁Shafy Elthouky博士
Sifive首席架构师Krste Asanovic博士还从当前火爆的人工智能技术切入，透彻地分析了RISC-V与人工智能之间的关联，他指出：“在AI领域，RISC-V同样也能够帮助工程师快人一步。工程师仅需通过在所有内核上使用一个简单的基础ISA简化App，再通过RISC-V进行自定义扩展，便可快速推进工作进度。另外，RISC-V的设计初衷便是定制加速器的基础”。
Sifive首席架构师Krste Asanovic博士
本次大会与会企业数超过150家，嘉宾人数超出预期，可见如Linux一样开放的RISC-V，高效低能耗，没有专利或许可证方面的顾虑，而且容许企业添加自有指令集拓展而不必开放共享，根据自己的特定需求优化内核设计等诸多优点，吸引了无数业界人士的关注，RISC-V的时代已经开启。
- 上一篇：毫米波技术及应用概况 2018/6/5
- 下一篇：孙正义ARM规划出炉-四年占领千亿芯片市场 2018/6/4